Verilog модулятор на FPGA

Необходимо на плис (c оптимизацией для спартан-6) реализовать модулятор из PCM в DSD 256/512. Принцип известный, но реализации в железе сейчас не устраивают, высокие искажения (SNR) и т.п. (AK4137, CT7302) надо свое аппаратное решение, чтобы иметь гибкость.

1. Минимальный уровень характерных артефактов SDM (idle tones, limit cycles) в слышимом диапазоне частот и стабильность вплоть до входного уровня 0,74Q. Наиболее интенсивный пик idle tones имеет частоту 3/20 несущей - 423.36Hz для dsd64, 846.72Hz для dsd128, 1693.44Hz для dsd256 и 3386.88Hz для dsd512, соответственно. С увеличением частоты несущей артефакты смещаются в область максимальной чувствительности слуха. а) UNDERSTANDING SIGMA–DELTA MODULATION: The Solved and Unsolved Issues 2, б) Delta-Sigma Data Converters Short Course 3.
2. Пример подхода к задаче: INTEGRATED CIRCUIT DESIGN OF SIGMA-DELTA MODULATOR FOR ELECTRIC ENERGY MEASUREMENT APPLICATIONS 2

url's:
https://github.com/serieril/PCM-DSD_Converter
http://pcmdsd.com/Software/PCM-DSD_Converter.html
https://sites.google.com/site/koonaudioprojects/dsd-playback-system
http://fpga.cool.coocan.jp/wordpress/?p=1346
https://www.youtube.com/watch?time_continue=284&v=mIsJh-mTXmQ
https://pure.tue.nl/ws/files/3360257/691188.pdf
http://docplayer.ru/31405174-Cifrovaya-obrabotka-sigma-delta-modulirovannyh-signalov-zvukovogo-diapazona-chastot.html
https://docplayer.ru/36410799-Issledovanie-ustoychivosti-kaskadnogo-odnobitovogo-sigma-delta-modulyatora.html
http://www.pieterharpe.nl/docs/report_trunc.pdf

п.с. Соискателей на эту творческую задачу, прошу указать опыт работ в этой области или резюме для понимания уровня. Долгосрочное сотрудничество.